PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-261760

(43) Date of publication of application: 18.10.1989

(51)Int.Cl.

G06F 13/10

G06F 9/06

(21)Application number: 63-088940

(71)Applicant: CANON INC

(22) Date of filing:

13.04.1988


(72)Inventor: SHINTANI TOSHIYUKI

(54) COMPUTER SYSTEM

(57)Abstract:

PURPOSE: To protect a basic I/O system(BIOS) program from runaway destruction due to software and to efficiently rewrite a necessary part by providing the title device with write control means for inhibiting or permitting writing operation to a BIOS program are written a random access memory(RAM).

CONSTITUTION: At the time of a reading access to a read-only memory(ROM) 1, a BIOS program writing means 3 writes a BIOS program read out at a prescribed timing in the RAM 2. After ending said writing, the write control means 3, 8, 10W12 inhibit or permit writing operation to the BIOS program area written in the RAM 2. Consequently, an illegal access to the RAM 2 can be inhibited, the rewriting of the contents of the RAM 2 can be previously prevented and a necessary part of the BIOS program can be efficiently rewritten without executing system resetting processing.



⑪特許出願公開

⑨ 日本国特許庁(JP)

⑩ 公 開 特 許 公 報 (A) 平1-261760

⑤Int. Cl. 4

識別記号

庁内整理番号

④公開 平成1年(1989)10月18日

G 06 F 13/10 9/06 $\begin{smallmatrix}3&3&0\\4&2&0\end{smallmatrix}$

B -7737-5B S -7361-5B

審査請求 未請求 請求項の数 1 (全4頁)

63発明の名称

コンピユータ装置

②特 願 昭63-88940

20出 願 昭63(1988) 4月13日

⑩発 明 者

信 谷 俊 行

東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

⑪出 願 人 キャノン株式会社

.

個代理人 弁理士 小林 将高

明細音

1. 発明の名称

コンピュータ装置

2. 特許請求の範囲

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、コンピュータ装置に係り、特にコ ンピュータ装置に接続される入出力機器をコント ロールするBIOSシステムの起動を制御する装 置に関するものである。

(従来の技術)

東京都大田区下丸子3丁目30番2号

従来、この種のコンピュータ装置においては、ROM等の記憶媒体に記憶されたBIOS(Basic Input Output System) プログラムを読み出して入出力をコントロールしている。

そして、電源が投入されると、 C P U が R O M 上の B I O S ブログラム格納アドレスを出力し て、 B I O S ブログラムの読み出しを実行する。

ところが、 C P U の 最小サイクル時間よりも、 R O M アクセスタイムが長いため、 C P U にウエ イトサイクルを挿入して、 R O M のアクセスタイ ムを調整している。

(発明が解決しようとする課題)

このように、従来のコンピュータ装置において CPUがBIOSプログラムをリードする際に は、ウエートステートを挿入する必要があるた め、CPUの最小サイクルによる処理を阻害し て、高速アクセスによるデータ処理を効率を大幅 に低下させてしまう問題点があった。 なお、この種の問題を高速アクセス型のROMにより改善しようとしても、ROMの価格が非常に高いためトータルコストを引き上げる要因となってしまう。

(課題を解決するための手段)

この発明に係るコンピュータ装置は、リードオンリメモリの所定アドレスに記憶された基本入出カプログラムを所定のタイミングでランダムアクセスメモリに書き込む基本入出力プログラム書込み手段と、この基本入出力プログラム書込み手段

アクセス (D M A) コントローラからのアクセス 制御により R O M 1 に記憶された B I O S ブログ ラムが書き込まれる。

4 はデータバスで、ROM 1 から読み出される BIOSプログラムをRAM 2 に転送する。 5 は アドレスバスで、書き込み/読み出しアドレスを 各部に指示する。

 によりランダムアクセスメモリに書き込まれた基本入出力プログラム領域への書き込みを禁止または許可する書込み制御手段とを設けたものである。

(作用)

この発明においては、リードオンリメモリのリードアクセス時に、基本入出力プログラム普込み 手段が所定のタイミングで読み出した基本入出力 プログラムをランダムアクセスメモリに書き込み み、この書き込み終了後、書込み制御手段がラン ダムアクセスメモリに書き込まれた基本入出力プログラム領域への書き込みを禁止または許可する。

(実施例)

第1図はこの発明の一実施例を示すコンピュータ装置の構成を説明するブロック図であり、1はROMで、BIOSブログラムが格納されている。2はランダムアクセスメモリ(RAM)で、この発明の基本入出力ブログラム書込み手段を兼ねるCPU3または図示しないダイレクトメモリ

ブル信号 9 となる。

なお、 C P U 3 、 デコード回路 8 、 D 型のフリップフロップ 1 O 、 ナンドゲート 1 1 、 1 2 よりこの発明の書込み制御手段が構成され、基本入出力プログラムの R A M 2 に書き込まれた基本入出力プログラム領域への書き込みを禁止または許可する。

次に、書込みイネーブル信号 9 の送出制御動作 について説明する。

CPU3またはDMAコントローラの制御によりROM1に格納されたBIOSプログラムの内容がRAM2の所定アドレスから書き込まれる。

このRAM2へのBIOSプログラム復写書込みが完了すると、CPU3はRAM2に書き込まれたBIOSプログラムがソフト処理により改変または消失されないように、データバス4を介して書込み禁止/書込み許可データをデコード回路8に転送する。

デコード回路 8 は、この書込み禁止/書込み許可データを解析し、制御信号処理回路 6 からの書

込み信号12の送出を制御するための書込み禁止 /書込み許可信号10a を出力するためのD型 のフリップフロップ10をセットする。これによ り、D型のフリップフロップ10の反転出力端子 から書込み禁止/書込み許可信号10a がLレベ ル(内容「0」)となる。この書込み禁止/書込 み許可信号10aと書込み信号12とのナンド出 力、すなわち書込みイネーブル信号9が「1」と なる。ところが、RAM2のイネーブルポートが 反転入力のため、結果としては普込みイネーブル 信号9がLレベルとなり、例えば不正にRAM2 に対して書き込みアクセスが発生して書込み信号 12が「1」となっても、RAM2への書き込み アクセスを禁止することができる。 従って、RA M2の内容(BIOSブログラム)が不正に書き 換えられてしまうといった事態を回避することが できる。

一方、 例えば R A M 2 に書き込まれた B I O S プログラムにさらに B I O S プログラムを追加書き込みを行うような事態が発生した場合または R

に出力する特定データから、すなわち書込み禁止 /書込み許可データにより実現する場合について 説明したが、後段のD型のフリップフロップ10 の反転出力端子から書込み禁止/書込み許可信号 10aを「1,0」にセットできれば良いので、 アクセス方法については限定はなく、自由に設定 できる。

これにより、RAM2に復写されたBIOSブログラムに基づいてCPU3が起動している場合に、アブリケーションブログラム等のユーザレベルのプログラムに起因する不具合または操作の誤りから不正にBIOSをコピーしたRAM2のエリアをアクセスして、その内容を書き換えてしまうといった重大な事態を回避できる。

また、RAM2に複写されたBIOSプログラムの一部を書き換える場合には、そのアドレスを指定して必要なプログラムのみを追加、削除できる。

第2図はこの発明による書込み信号送出処理手順の一例を説明するフローチャートである。 な

AM2の所定領域の内容を書き換えるような要求が発生した場合には、CPU3がデコード回路8から後段のD型のフリップフロップ10へのD入力をLレベルとする信号を送出するための書込み禁止/書込み許可データをデータバス4を介してデコード回路8に出力する。

これにより、D型のフリップフロップ10の反転出力端子から書込み禁止/書込み許可信号10aがHレベル(内容「1」)となる。この書込み禁止/書込み許可信号10aと書込み信号12とのナンド出力、すなわち書込みイネーブル信号9がHレベルとなり、RAM2のイネーブル信号9がHレベルとなり、RAM2がイネーブルとなり、アドレスバス5で指示される。

なお、上記実施例では書込み禁止/書込み許可信号 1 O a の送出を C P U 3 がアドレスバス 5 に出力する特定アドレスデータおよびデータバス 4

お、(1)~(8) は各ステップを示す。

先ず、CPU3の管理によるBIOSブログラムのRAM2への普込み終了を待機し(1)、BIOSブログラムのRAM2への書き込みが終了したら、書込み禁止/書込み許可データを「1」にセットし(2)、書込み信号12を無効とする(3)、次いで、書込み禁止/書込み許可データが変更されて「0」となったかどうかを判断し(4)、NOならばステップ(2)に戻り、YESならば書込み禁止/書込み許可信号10aを「1」とし(5)、書込み信号12を有効とする(6)。そして、RAM2をイネーブルに設定し、アドレスにデータバス4上のデータを書込む。

次いで、普込み終了を待機し(8)、普込みが終 了したら、ステップ(2)に戻る。

(発明の効果)

以上説明したようにこの発明は、リードオンリメモリの所定アドレスに記憶された基本入出力ブログラムを所定のタイミングでランダムアクセス

というとは、 は、 ないでは、 ないでいでは、 ないでは、


また、必要に応じて基本入出力プログラム領域への書き込みを禁止を解除して、ランダムアクセスを発止を解除して、ランダムをあたり、システムリセット処理を実行せずに、一旦格納した基本入出力プログラムの要部書き換えを効率よく実行できる等の幾多の優れた効果を奏する。


4. 図面の簡単な説明

第1図はこの発明の一実施例を示すコンピュータ装置の構成を説明するブロック図、第2図はこの発明による普込み信号送出処理手順の一例を説明するフローチャートである。

図中、1はROM、2はRAM、3はCPU、4はデータバス、5はアドレスバス、6は制御信号処理回路、8はデコード回路、9は書込みイネーブル信号、10はD型のフリップフロップである。

代理人 小林将高兴并建 企林理 印料生





【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第3区分 【発行日】平成8年(1996)8月30日

【公開番号】特開平1-261760 【公開日】平成1年(1989)10月18日 【年通号数】公開特許公報1-2618 【出願番号】特願昭63-88940 【国際特許分類第6版】

G06F 13/10 330 9/445

[FI]

G06F 13/10 330 B 7368-5B 9/06 420 S 7230-5B

手続補正書(1部)

平成7年4月12日

特許庁長官殿

1. 事件の表示 特願昭63~88940号

2. 発明の名称 コンピュータ装置

3、 裾正をする者

事件との関係 特許出順人 住所 東京部大田区下丸子3丁目30番2号 名称 (100) キヤノン株式会社 代表者 御手洗 撃

4.代 理 人 〒150 東京都法谷区南平台町 1番5号 フレックス土井ビル3階 小林特許事務所 電話03(3496)1256番

(7171) 弁理士 小 林 将 高

6 . 補正の対象 明細書の発明の詳細な説明の概および図面

6、補正の内容

- (1) 明細書の第6頁3行の「ナンドゲート11, 12」を、「ナンドゲート1 1, 普込み信号12」と補正する。
- (2) 同じく第10頁12行の「イネーブルに設定し、」を、「イネーブルに設定し(7)、」と補正する。
- (3) 図面中、第1図を別紙のように補正する。

以上

